Controlador de semáforo

Alumno: Albarracin, Lucas Nahuel.

ELECTRONICA II, PARA ING. ELECTRONICA

RESUMEN

En este informe se aborda el diseño tanto desde la base lógica como en VHDL, de un control digital para un semáforo de dos vías. El sistema gestiona un ciclo normal de luces e integra una serie de prioridades para la atención de solicitud de cruce de peatones y paso de vehículos de emergencia. Para esto se implementó una arquitectura de Máquina de Estados Finitos, desacoplándola en módulos. El diseño fue validado mediante simulación en banco de pruebas se realiza un análisis comparativo frente a un enfoque de FSM Monolítica, demostrando que la factorización reduce significativamente la cantidad de estados, simplifica las ecuaciones combinacionales y facilita el mantenimiento del código

INTRODUCCION.

La implementación de un semáforo inteligente requiere sistemas digitales de control capaces de ejecutar secuencias temporales periódicas fijas y, a ala vez, reaccionar de manera determinada a eventos asincrónicos externos de mayor prioridad, como la presencia de un peatón o la aproximación de un vehículo de emergencia.

El objetivo central de esta actividad consiste en diseñar, sintetizar y simular el comportamiento de un control de tráfico digital para una esquina de dos vías

Desarrollo.

el semáforo debia cumplir con las siguientes reglas de operación:

1. Secuencia Normal de Iluminación:

- La secuencia temporal estándar para cada arteria comprende 60 segundos en luz Roja, 50 segundos en luz Verde y 10 segundos en luz Amarilla.
- Invariante de Exclusión Mutua: mientras uno de los sentidos permanezca en luz Verde o Amarilla, el otro debe mantenerse obligatoriamente en luz Roja, asegurando un

tiempo total de luz roja de 60 segundos por ciclo (50 s de verde + 10 s de amarillo de la vía opuesta).

2. Modo de Cruce Peatonal:

- Cada vía cuenta con un pulsador físico de petición peatonal (peatonal_ Este-Oeste y peatonal_Norte-Sur).
- Al registrarse un pulso en el botón correspondiente, el tiempo de luz Verde en ese senido se extiende al doble de su duración base, alcanzando un total de 100 segundos de verde para permitir el paso seguro de los peatones.

3. Modo de Vehículo de Emergencia:

- Cada dirección dispone de un botón de emergencias (emergencia_Este-Oeste y emergencia_Norte-Sur).
- Emergencia en Vía Roja: Si una dirección se encuentra en rojo y se activa su boton de emergencia, la opuesta que se encuentra en Verde, interrumpe su fase y cambia de inmediato a luz Amarilla (10 segundos) para habilitar la vía de la ambulancia a la brevedad.
- Emergencia en Vía Verde: Si el sensor de emergencia se activa en la vía que ya posee la luz Verde, esta se congela indefinidamente hasta que la unidad de emergencia despeje la intersección y el botón se libere.
- Bloqueo Mutuo de Emergencias: Si una vía ingresa en modo de emergencia, la vía opuesta no puede activar su propio modo de emergencia hasta que la primera haya sido completamente liberada.
- Prioridad Peatonal: Si una arteria se encuentra ejecutando su tiempo de Verde Peatonal Extendido (100 segundos) y se activa una solicitud de emergencia en la vía opuesta, el

sistema no interrumpe la fase peatonal en curso, sino que aguarda a que concluyan los 100 segundos antes de conmutar a amarillo y ceder el paso a la emergencia.

Asignación de Entradas/Salidas

El controlador se diseña para operar de forma sincrónica utilizando el oscilador de cuarzo integrado de 12 MHz , y la interfaz física de entradas y salidas se mapea según la especificación formal del proyecto:

Señal en VHDL	Tipo	Descripción
clk	Entrada	Oscilador principal del sistema
nreset	Entrada	Botón de reinicio general del sistema
emergencia_ns	Entrada	Boton de emergencia (norte-sur)
emergencia_eo	Entrada	Sensor de vehículo de emergencia (este-oeste)
peatonal_ns	Entrada	Pulsador de cruce peatonal (norte-sur)
peatonal_eo	Entrada	Pulsador de cruce peatonal (este-oeste)
r_ns, a_ns, v_ns	Salidas	Semáforo Vía 1: Rojo, Amarillo, Verde (norte-sur)
r_eo, a_eo, v_eo	Salidas	Semáforo Vía 2: Rojo, Amarillo, Verde (este-oeste)

Materiales y Métodos

El desarrollo del controlador de semáforo se abordó mediante el lenguaje de descripción de hardware VHDL, evaluando dos enfoques de diseño secuencial para contrastar su eficiencia, legibilidad y consumo de recursos de hardware

Paradigma 1: Máquina de Estados Finitos Monolítica

En la metodología monolítica tradicional, se intenta resolver en un único proceso secuencial y en un solo vector de estados todas las tareas del sistema: la secuencia de luces, la contabilización de los 50, 10 y 100 segundos, la retención de los pulsos peatonales y la atención de emergencias.

Desde el punto de vista del análisis de sistemas digitales, una FSM Monolítica para este problema requiere multiplicar la cantidad de estados de iluminación por los sub-estados temporales y las condiciones de modo de operación. Por ejemplo, la fase de "Verde Este-Oeste" debe dividirse en sub-estados como VERDE_EO_NORMAL, VERDE_EO_PEATONAL, VERDE_EO_EMERGENCIA y múltiples contadores internos embebidos. Esta aproximación genera:

- Explosión del Espacio de Estados: La máquina alcanza 8 o más estados complejos, con una matriz de transición densa y propensa a fallas de cobertura.
- Lógica Combinacional Compleja: Las expresiones booleanas de entrada a los flip-flops del registro de estado se vuelven extensas y difíciles de simplificar manualmente o mediante mapas de Karnaugh.
- Elevado Riesgo de Errores de Temporización: Mezclar contadores numéricos de alto módulo dentro de la lógica de decisión de la FSM dificulta la verificación mediante


simulación y el cumplimiento de tiempos de establecimiento (*setup time*) y retención (*hold time*).


Paradigma 2: Máquina de Estados Finitos Factorizada o Modular

Para optimizar el diseño, se aplicó la técnica de factorización de FSM Modular. Esta metodología aplica el principio de "dividir y conquistar", fragmentando el sistema en tres bloques funcionales independientes pero coordinados:

- Bloque 1 Celdas de Memoria Peatonal: Dos instancias de un cerrojo de 2 estados que capturan los impulsos asincrónicos de los botones peatonales y mantienen activa una bandera estática (s_ns o s_eo) hasta que la FSM de control emite la señal de reset correspondiente (res_ns o res_eo).
- Bloque 2 Unidad de Temporización Sincrónica:
- Sub-bloque 2.1 preescalador: Un divisor de frecuencia que convierte el reloj de 12 MHz en impulsos de habilitación de 1 segundo (hab_p).
- Sub-bloque 2.2 temporizador: Un contador descendente reutilizable que recibe la orden de carga c y el tiempo objetivo q (50 s o 10 s), emitiendo la bandera de fin de tiempo z = '1' al alcanzar el valor cero.
- Bloque 3 FSM de Control Principal: Una FSM pura de 6 estados (RV, RVext, RA, VR, VRext, AR) dedicada exclusivamente a gobernar las luces y enviar comandos de carga al temporizador y de reset a las memorias peatonales.

DIAGRAMAS DEL CONTROLADOR





Conclusiones

El desarrollo de esta actividad permitió contrastar de forma cuantitativa y cualitativa dos filosofías fundamentales en el diseño de lógica secuencial sincrónica, y enfrentar resultados entre la máquina de estados monolítica y la máquina de estados factorizada.

Referencias.

- Harris, D. M., & Harris, S. L. (2019). *Digital Design and Computer Architecture* (RISC-V ed.). Morgan Kaufmann.
- Wakerly, J. F. (2005). *Digital Design: Principles and Practices* (4th ed.). Prentice Hall
- NXP Semiconductors. (2010). *74HC00; 74HCT00: Quad 2-input NAND gate* (Product data sheet, Rev. 04). NXP B.V. http://www.nxp.com